cours-sm08
23
pages
Français
Documents
Le téléchargement nécessite un accès à la bibliothèque YouScribe Tout savoir sur nos offres
23
pages
Français
Documents
Le téléchargement nécessite un accès à la bibliothèque YouScribe Tout savoir sur nos offres
„„„Test combinatoireBanc de testCircuit combinatoireTest exhaustifandre.stauffer@epfl.chBanc de testDéfinition et conventionsbanc de test: dispositif formé par l’interconnexion d’un bloc testeur et d’un circuit sous test pour s’assurer du bon fonctionnement de ce derniersignal_sti: stimuli généré par le bloc testeur et appliqué au circuit sous testsignal_obs: signal observé produit par le circuit sous test et ramené au bloc testeursignal_ref: signal de référence calculé par le bloc testeur et comparé au signal observé1Banc de testCircuit combinatoire sous testTESTEURS_OBSCOMBE_STIE SschémaBanc de testBloc testeurarchitecture test: déclarations2Banc de testarchitecture test: horloge interneBanc de testarchitecture test: stimuli et références3Banc de testarchitecture test: vérificationsCircuit combinatoireAfficheur linéaire d’écartDISPLAYA2:0Z7:0B2:0symbole4Circuit combinatoireAfficheur linéaire d’écartA2:0 B2:0 Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z00 0 0 0 0 0 0 0 0 0 0 0 0 10 1 1 1 1 0 0 1 1 1 1 0 0 01 0 0 1 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 1 1 1 1 1 01 1 1 1 1 1 1 0 0 0 0 0 0 0exemples d’affichageCircuit combinatoireAfficheur linéaire d’écartCOMPA2:0 P P>QB2:0 QMUXG MAXMAX2:0 D7:0B2:0 0A2:0 1&Z7:0MUXG MINMIN2:0 G7:0A2:0 0B2:0 1schéma5Circuit combinatoireComposant de base: transcodeur binaire-linéaireB2 B1 B0 L7 L6 L5 L4 L3 L2 L1 L00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 10 1 0 0 0 0 0 0 1 1 10 1 1 0 0 0 ...
Voir
Publié par
Langue
Français
Test combinatoire
Banc de test Circuit combinatoire Test exhaustif
andre.stauffer@epfl.ch
Banc de test Définition et conventions
banc de test: dispositif formé par l’interconnexion d’un bloc testeur et d’un circuit sous test pour s’assurer du bon fonctionnement de ce dernier
signal_sti: stimuli généré par le bloc testeur et appliqué au circuit sous test
signal_obs: signal observé produit par le circuit sous test et ramené au bloc testeur
signal_ref: signal de référence calculé par le bloc testeur et comparé au signal observé
1
Banc de test Circuit combinatoire sous test
E STI _
TESTEUR
COMB
E S
schéma
Banc de test Bloc testeur
_ S OBS
architecture test: déclarations
2
Banc de test
architecture test: horloge interne
Banc de test
architecture test: stimuli et références
3
Banc de test
architecture test: vérifications
Circuit combinatoire Afficheur linéaire d’écart
DISPLAY A2:0 B2:0
Z7:0
symbole
4
Circuit combinatoire Afficheur linéaire d’écart
A2:0 B2:0 Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0
A2:0 B2:0
B2:0 A2:0 A2:0 B2:0
exemples d’affichage
Circuit combinatoire Afficheur linéaire d’écart
COMP QPP>Q
MUX G0MAX2:0MAXD7:0 1 & MUX G0MIN2:0MING7:0 1
schéma
Z7:0
5
Circuit combinatoire Composant de base: transcodeur binaire-linéaire
B2 B1 B0 L7 L6 L5 L4 L3 L2 L1 L0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 0 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 symbole VHDL et table de vérité
Circuit combinatoire Composant de base: transcodeur binaire-linéaire
architecture concurrente avec assignement sélectionné
6
Circuit combinatoire Transcodeur valeur maximum-linéaire
MAX2:0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 0 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 symbole VHDL et table de vérité
Circuit combinatoire
architecture concurrente avec assignement sélectionné
7
Circuit combinatoire Transcodeur valeur minimum-linéaire
MIN2:0 G7 G6 G5 G4 G3 G2 G1 G0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 0 1 1 1 1 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 symbole VHDL et table de vérité
Circuit combinatoire Transcodeur valeur minimum-linéaire
architecture concurrente avec assignement sélectionné
8
Circuit combinatoire Comparateur de deux nombres de 3 bits
symbole VHDL
Circuit combinatoire Comparateur de deux nombres de 3 bits
architecture concurrente avec assignement conditionnel
9
Circuit combinatoire Multiplexeur 3 bits à 2 entrées
symbole VHDL
Circuit combinatoire Multiplexeur 3 bits à 2 entrées
architecture concurrente avec assignement conditionnel
10
Circuit combinatoire Opérateur ET 8 bits
symbole VHDL et architecture RTL
Circuit combinatoire Afficheur linéaire d’écart
symbole VHDL
11
