Mixed Simulations and Design of a Wideband Continuous-Time Bandpass Delta-Sigma Converter Dedicated to Software De?ned Radio Applications
154
pages
English
Documents
Obtenez un accès à la bibliothèque pour le consulter en ligne En savoir plus
Découvre YouScribe et accède à tout notre catalogue !
Découvre YouScribe et accède à tout notre catalogue !
154
pages
English
Documents
Obtenez un accès à la bibliothèque pour le consulter en ligne En savoir plus
Thèse soutenue le 31 octobre 2008: Bordeaux 1
La chaîne de réception des téléphones mobiles de dernière génération utilisent au moins deux étages de transposition en fréquence avant d'effectuer la démodulation en quadrature. La transposition en fréquence augmente la complexité du système et engendre de nombreux problèmes tels que la limitation de l'échelle dynamique et l'introduction de bruit issu de l'oscillateur local. Il est alors nécessaire d'envisager une numérisation du signal le plus près possible de l'antenne. Cette dernière permet la conversion directe d'un signal analogique en un signal numérique à des fréquences intermédiaires. Elle simplifie ainsi la conception globale du système et limite les problèmes liés aux mélangeurs. Pour cela, des architectures moins conventionnelles doivent être développées, comme la conversion analogique-numérique utilisant la modulation Sigma-Delta à temps continu. La modélisation comportementale de ce convertisseur analogique-numérique, ainsi que la conception des principaux blocs ont donc été l'objet de cette thèse. L'application d'une méthodologie de conception avancée, permettant la simulation mixte des blocs fonctionnels à différents niveaux d'abstraction, a permis de valider aussi bien la conception des circuits que le système global de conversion. En utilisant une architecture à multiples boucles de retour avec un quantificateur multi-bit, le convertisseur Sigma-Delta passe bande à temps continu atteint un rapport signal sur bruit (SNR) d'environ 76 dB dans une large bande de 20MHz.
-Modulateur Sigma-Delta à temps continu
-Convertisseur analogique-numérique
-Modelisation comportementale
-Convertisseur ultra-rapide
-CAN Flash CMOS
Wireless front-end receivers of last generation mobile devices operate at least two frequency translations before I/Q demodulation. Frequency translation increases the system complexity, introducing several problems associated with the mixers (dynamic range limitation, noise injection from the local oscillator, etc.). Herein, the position of the analog-to-digital interface in the receiver chain can play an important role. Moving the analog-to-digital converter (ADC) as near as possible to the antenna, permits to simplify the overall system design and to alleviate requirements associated with analog functions (filters, mixers). These currently requirements have led to a great effort in designing improved architectures as Continuous-Time Delta-Sigma ADCs. The behavioural modeling this converter, although the circuit design of the main blocks has been the subject of this thesis. The use of an advanced design methodology, allowing the mixed simulation at different levels of abstraction, allows to validate both the circuit design and the overall system conversion. Using a multi-feedback architecture associated with a multi-bit quantizer, the continuous-time Bandpass Delta-Sigma converter achieves a SNR of about 76 dB in a wide band of 20MHz.
-High-Speed ADC
-Continuous-time Delta-Sigma modulator
-CMOS Flash ADC
Source: http://www.theses.fr/2008BOR13644/document
◦N d’ordre : 3644
Thèse
présentée à
L’Université Bordeaux 1
Ecole Doctorale des Sciences Physiques et de l’Ingénieur
par André Augusto MARIANO
Pour obtenir le grade de
Docteur
Spécialité : électronique
—————————
Mixed Simulations and Design of a Wideband Continuous-Time Bandpass
Delta-Sigma Converter Dedicated to Software Defined Radio Applications
Soutenue le : 31 octobre 2008
Après avis de :
M. Franco MALOBERTI Professeur Université de Pavia, Italie Rapporteur
M. Patrick LOUMEAU Professeur ENST Paris Rapporteur
Devant la commission d’examen formée de :
M. Jean-Baptiste BEGUERET Professeur Université Bordeaux 1 Directeur de thèse
M. Philippe CATHELIN Ingénieur ST Microelectronics, Crolles Examinateur
M. Dominique DALLET Professeur ENSEIRB Bordeaux Co-directeur de thèse
M. Yann DEVAL Professeur ENSEIRB Bordeaux Examinateur
M. Patrick LOUMEAU Professeur ENST Paris Examinateur
M. Franco MALOBERTI Professeur Université de Pavia, Italie ExaminateurAos meus queridos pais
(A mes parents)
(To my parents)
“Tudo posso Naquele que me fortalece”
“Je puis tout par Celui qui me fortifie”
“I can do all things through Him who strengthens me”
(Philippians 4:13)Remerciements
Mesplussincèresremerciementsvonttoutd’abordàJean-BaptisteBégueretetDominique
Dallet, respectivement directeur et co-directeur de ma thèse, pour leurs précieux conseils et
surtout la confiance qu’ils m’ont témoignée en me confiant ce sujet de thèse. Je les remercie
également pour leurs qualités humaines qui ont indéniablement assuré le succès de cette thèse.
Je tiens particulierment à remercier Yann Deval, pour le grand honneur qu’il me fait en
acceptant d’être président de jury de cette thèse et surtout pour sa disponibilité, son expertise
et son soutien tout au long de ces 5 ans passés en France.
JeremercievivementMessieursFrancoMaloberti,professeuràl’UniversitédePavia-Italie
et Patrick Loumeau, professeur à l’ENST-Paris, pour l’intérêt qu’ils ont porté à mes travaux en
acceptant dŠexaminer ce mémoire et d’en être les rapporteurs.
I would like to thank Mr. Franco Maloberti, professor at the University of Pavia - Italy and
Mr. Patrick Loumeau, professor at ENST-Paris, for their interest in my work and for accepting
to report on this thesis.
Je remercie également Monsieur Philippe Cathelin, ingénieur R&D STMicroelectronics
Crolles, pour avoir accepté de participer au jury de ma thèse.
JeremercieégalementMonsieurHoracioTertulianoFilho,professeuràl’UniversitéFédérale
du Parana - Brésil, pour son soutien et son amitié. (Muito obrigado Paizão!!!)
Mes remerciements vont aussi à tous les membres de l’équipe de conception de circuits
2(EC )pourleurscontributionstechniquesmaisaussihumaines: ThierryTaris(TTelargentino),
Hérve Lapuyade, François Rivet (mon binôme d’aventures IMSiliennes et grand ami), Romaric
Toupe (Romama), Birama Goumballa, Olivier Mazzoufre, Magali de Matos, Cédric Majek
(Le Xerif), P.O. Lucas de Peslouan (Le 12), Luca Testa (il italiano), Aya Mabrouki, Chama
Ameziane, Matthieu Kotto, Raphaelle Severino, Nicolas Regimbal (Nico) et Diego Mattos.
Je n’oublie pas de remercier les doctorants ou ancien doctorants avec lesquelle j’ai partagé
de très bons moments et qui ont rendu ces trois de thèse très agréables: Cristian Moreira
(Pavonnis), Alexandre Shirakawa (Shera), Bernardo Leite, Cyril Recoquillon, Mikael Cimino
(La Moustache Hawaienne), Yohann Luque (mon grand ami biloute), Sofiane Aloui, Nicolas
Delaunay, Maher Jridi, Moustapha El Hassan, Laurent Lesseynne (Lolo), Laurent Courcelle,
Nathalie Deltimple, Isabelle Bord, Nejdad Demirel, Guillaume Monnerie, Christophe Rougier
(Bixaloka), Adel Benmansour, Walid Lajnef, Ludovick Lachese (F.C. à Libourne),...
Je remercie très chaleuresement mon épouse Regiane qui a été une grande source de
motivation et qui m’a soutenu tout au long de ma thèse. Son soutien quotidien, son amour et
sa tendresse ont joué un rôle prépondérant dans la réussite de ces travaux.
Enfin, je souhaite également remercier ma famille et leur exprimer mon affection.Contents
List of Abbreviations 15
Introduction 17
1 Analog to Digital Conversion 19
1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.2 Principles of Data Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
1.3 Main characteristics of A/D Converters . . . . . . . . . . . . . . . . . . . . . . . 22
1.3.1 Transfer Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
1.3.2 Resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
1.3.3 Quantization error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
1.3.4 Offset error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
1.3.5 Gain error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
1.3.6 Hysteresis error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
1.3.7 Differential Nonlinearity DNL Error . . . . . . . . . . . . . . . . . . . . . 25
1.3.8 Integral Nonlinearity INL Error . . . . . . . . . . . . . . . . . . . . . . . 27
1.3.9 Signal-to-Noise Ratio (SNR) . . . . . . . . . . . . . . . . . . . . . . . . . 27
1.3.10 Effective Number of Bits (ENOB) . . . . . . . . . . . . . . . . . . . . . . 28
1.3.11 Aperture Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
1.4 Architectures of Analog to Digital Converters . . . . . . . . . . . . . . . . . . . . 30
1.4.1 Successive Approximation Converter . . . . . . . . . . . . . . . . . . . . . 31
1.4.2 Flash Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
1.4.3 Pipelined Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
1.4.4 Delta-Sigma (ΔΣ) Converter . . . . . . . . . . . . . . . . . . . . . . . . . 34
1.5 The use of A/D Converter in Radio Receivers . . . . . . . . . . . . . . . . . . . . 35
1.5.1 Heterodyne Front-End Receiver Architecture with Baseband A/D Con-
version - Analog Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
56 Contents
1.5.2 Heterodyne Front-End Receiver Architecture with IF A/D Conversion -
Digital Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
1.6 Oversampling ΔΣ A/D Converters Concepts . . . . . . . . . . . . . . . . . . . . 40
1.6.1 Low-Pass (LP) ΔΣ Modulators: the General Theory . . . . . . . . . . . . 40
1.6.2 Bandpass (BP) ΔΣ Modulators . . . . . . . . . . . . . . . . . . . . . . . 44
1.6.3 Comparison between DT and CT Delta-Sigma modulators . . . . . . . . . 46
1.7 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
2 Continuous-Time ΔΣ Modulators Design 49
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
2.1.1 Discrete-to-Continuous time transformation (DT →CT) . . . . . . . . . 50
2.1.2 Implicit Anti-aliasing filter . . . . . . . . . . . . . . . . . . . . . . . . . . 52
2.2 Non-idealities of Oversampling A/D Converters . . . . . . . . . . . . . . . . . . . 54
2.2.1 Quantizer imperfections . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
2.2.2 Excess Loop Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
2.2.3 Clock Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
2.2.4 Multi-bit DAC element mismatch . . . . . . . . . . . . . . . . . . . . . . . 58
2.2.5 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
2.3 Modeling of a High-Speed CT BP ΔΣ ADC . . . . . . . . . . . . . . . . . . . . . 60
2.3.1 Top-down design methodology . . . . . . . . . . . . . . . . . . . . . . . . 61
2.3.2 System modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
2.3.3 Non-idealities modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
2.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
3 Main Blocks ADC Circuit Design 81
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
3.2 Multi-bit Quantizer - IPANEMA . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
3.2.1 Input Adapter Amplifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
3.2.2 Reference Ladder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
3.2.3 Comparators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
3.2.4 Sampling Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
3.2.5 Encoder and Synchronizer . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
3.2.6 Clock Amplifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
3.2.7 Demultiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
3.2.8 Frequency Divider . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
3.2.9 Output Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
c An
