THÈSE.pdf

THÈSE présentée pour obtenir le titre de DOCTEUR DE L’ÉCOLE POLYTECHNIQUE Spécialité : INFORMATIQUE par Laurent MOLL Sujet : Applications des Mémoires Actives Programmables Soutenue le 24 novembre 1997 devant le jury composé de : Jean Louis BASDEVANT Président Jean VUILLEMIN Directeur de thèse Gérard BERRY Rapporteur Rudolf K. BOCK Rteur Patrice QUINTON Rapporteur Patrice BERTIN Examinateur Mark SHAND Exami Charles P. THACKER Examinateuri Avant toute chose, je tiens à remercier Jean Vuillemin, qui m’a accueilli au sein du Projet PAM, dont il est l’instigateur, et qui a toujours su me guider de ses conseils avisés, tout en me laissant une grande liberté. Sans son soutien, autant moral que scientifique, aucun des travaux présentés dans cette thèse n’aurait abouti. Je tiens aussi à remercier Jean Louis Basdevant qui m’a fait l’honneur de présider mon jury de thèse. Je remercie également Patrice Quinton d’avoir accepter la lourde charge de rapporteur. Mon travail doit beaucoup aux autres membres du Projet PAM auprès desquels j’ai beaucoup appris, et qui m’ont permis de mener à bien mes projets. Je tiens donc à remercier particulièrement Patrice bertin, Mark Shand, Didier Roncin et Philippe Boucard. Grâce à la diversité des applications des PAM, j’ai pu rencontrer et travailler avec de nombreuses personnes auxquelles je tiens à exprimer ma gratitude : Gérard Berry du Centre de Mathématiques Appliquées de l’Ecole Nationale Supérieure des Mines de Paris à Sophia Antipolis, Rudy Bock et Lars Lundheim de l’Orga nisation Européenne pour la Recherche Nucléaire à Genève, Göran Scharmer du Swedish Vacuum Solar Telescope à La Palma aux Iles Canaries et enfin Chuck Thacker du Systems Research Center de la société Digital Equipment Corporation àPaloAlto. Je remercie aussi les institutions qui m’ont accueilli et permis de travailler sur cette thèse : l’Ecole Nationale Supérieure des Télécommunications, le Centre de Recherche de Paris de la société Digital Equipment Corporation, l’Institut Natio nal de Recherche en Informatique et en Automatique, le Pôle Universitaire Léo nard de Vinci, l’Ecole Normale Supérieure et le Systems Research Center de la société Digital Equipment Corporation. Je remercie aussi toutes les personnes qui appartiennent à ces institutions et qui ont contribué à la réussite de mon travail. Je remercie enfin tous ceux qui ont participé directement ou indirectement à l’éla boration de cette thése, en particulier Pierre Raynaud Richard et Stéphane Brault, ainsi que tous ceux qui m’ont aidé à corriger les différentes versions de ce manus crit. Version officielle du 9 janvier 1998.iiTable des matières 1 Introduction 1 1.1 Technologie et applications ............................ 1 1.2 Systèmesreconfigurables. 2 1.3 DixansdeProjetPAM........ 2 1.4 Contributions....... 3 1.5 Contenudecetethèse .............................. 4 2 Mémoires Actives Programmables 7 2.1 Circuitsnumériquessynchrones.............. 7 2.1.1 Modèledelalogiquesynchrone............... 7 2.1.2 Définition ...................... 8 2.1.3 Composantsdelalogiquesynchrone.. 9 2.1.4 Réalisation physique des composants ....... 12 2.2 MémoiresActivesProgrammables.................. 14 2.2.1 Introduction..................... 14 2.2.2 Définition ..... 15 2.2.3 Modèle............ 16 2.2.4 Réalisations............... 20 2.3 SystèmesàbasedeFPGA ................. 24 2.3.1 Introduction.... 24 2.3.2 Gros systèmes versatiles .............. 26 2.3.3 Petits systèmes . ............ 28 2.3.4 Systèmesd’émulation............... 29 3 Supports matériels et logiciels 31 3.1 Systèmesmatériels................................ 31 3.1.1 Introduction 31 3.1.2 LeprototypeetPerle0............... 31 3.1.3 DECPeRLe1... 32 3.1.4 PameteTURBOchannel......................... 35 3.1.5 PametePCI .............. 37 3.2 Interfacelogicielle .......... 37 3.2.1 Introduction 37 3.2.2 Gestionnaires de périphériques...................... 41 iiiiv TABLE DES MATIÈRES 3.2.3 Bibliothèquesd’exécution........................ 42 3.2.4 Outils de contrôle et de mise au point . . 42 3.3 Outils de conception de circuits............... 43 3.3.1 Introduction................ 43 3.3.2 Outils de description de circuits ..................... 45 3.3.3 Outils de compilation........... 52 4 Applications de calcul intensif 55 4.1 CalculintensifsurPAM.............................. 55 4.1.1 Répartition et utilisation des ressources . 55 4.1.2 Opérateursetpuisancedecalcul ......... 58 4.1.3 Applications... 60 4.1.4 Méthodes de conception et de réalisation ................ 62 4.2 Corélationd’images............... 63 4.2.1 Présentation......... 63 4.2.2 Stéréovisionparcorélation ....... 63 4.3 Physiquedeshautesénergies........................... 78 4.3.1 Présentation................ 78 4.3.2 Le Transition Radiation Tracker .......... 81 4.3.3 Le Silicon Tracker 90 4.3.4 LeCalorimètreetlaDécisionGlobale.................. 97 5 Applications d’entrées sorties 101 5.1 Entrées/sortiessurPAM...................101 5.1.1 Interfaçage externe...........102 5.1.2 Inte avec l’hôte ...............103 5.2 Applications d’interfaçage104 5.2.1 Interface du Transition Radiation Tracker.....104 5.2.2 Acquisition d’images ......................108 5.2.3 Modemcâble....................123 5.3 Applicationsdemesure..129 5.3.1 Présentation.........129 5.3.2 AnalysedeperformancessurPametePCI...........130 5.3.3 Espionsimplepasif................130 5.3.4 Générationdetraficetanalysedesperformances.......133 5.3.5 Espionadaptéàuneapplication..........137 5.3.6 Temps de distribution des interruptions et performances temps réel . . 140 5.3.7 Conclusion................................143 6 Conclusion et perspectives 145 6.1 Résultats...............145 6.1.1 Performances..........................145 6.1.2 Développement . ......146 6.2 Orientations........147TABLE DES MATIÈRES v 6.2.1 Outils de développement .........................147 6.2.2 EvolutiondesFPGA..........148 6.2.3 Technologie et Mémoires Actives Programmables............149 6.2.4 Applications..............152 6.3 Conclusion.........................153 Bibliographie 155vi TABLE DES MATIÈRESListe des figures 2.1 Représentationdesportescombinatoires...................... 10 2.2 Registresynchrone................ 11 2.3 Construction d’un additionneur 4 bits. ........... 12 2.4 BitActifProgrammableetMémoireActiveProgrammable...... 16 2.5 Connexion d’une Mémoire Active Programmable avec son hôte. . . ...... 17 2.6 Architectured’unPLD......................... 21 2.7 Architectured’unFPGA........ 22 2.8 Cellule de base du XC4000. .......... 23 3.1 LacarteDECPeRLe1etsoninterfaceTURBOchannel.............. 33 3.2 ArchitecturedelacarteDECPeRLe1................. 34 3.3 LacartePameteTURBOchannel.............. 36 3.4 LacartePametePCI............... 38 3.5 StructuredeWindowsNT....... 40 3.6 Visualisation d’une application avecShowRB............. 44 3.7 Un additionneur binaire complet dans Xilinx Foundation. ............ 47 3.8 Compteur en VHDL. . . . ........... 49 3.9 StructuresimpleenEsterel....... 50 3.10 Compteur en Z. ................ 50 3.11 Ensemble d’additionneurs de taille variable en PamDC. ............. 52 4.1 Utilisation des ressources dans les applications présentées. ..... 57 4.2 Modèled’unecaméra. .............................. 65 4.3 Epipolairesetépipôles... 66 4.4 Rectificationbinoculaire........ 67 4.5 Correspondance sur des images rectifiées. . . . 67 4.6 Disparité et profondeur de champ. ........................ 68 4.7 Un couple d’images et leur carte de disparité ( , critère ).. 70 4.8 Chemin de données pour le calcul du numérateur. ................ 73 4.9 Fin du chemin de données. ........... 73 4.10Premierdesigndel’algorithmedestéréovision.................. 75 4.11Deuxièmedesigndel’algorithmedestéréovision........... 76 4.12 Performances comparées pour l’algorithme de stéréovision............ 78 4.13L’expérienceATLAS............... 79 4.14 Débits de données dans le LHC. ......................... 80 viiviii LISTE DES FIGURES 4.15GéométrieduTRT................................. 82 4.16MatricedecalculduTRT.. 85 4.17 Répartition des dénivelés dans le TRT. ........... 86 4.18 Chemin de données du TRT. ........... 87 4.19 Performances des différentes architectures pour le TRT. ............. 89 4.20GéometrieduSCT............................ 90 4.21ReprésentationplaneduSCT...... 91 4.22 Le chemin de données du SCT. .......... 92 4.23UndescircuitsdelamatriceduSCT............. 95 4.24 Performances des différentes architectures pour le SCT. ........ 96 4.25 Le chemin de données du Calorimètre. ...................... 97 4.26 Performances des différentes architectures pour le SCT. 98 4.27 Le chemin de données de la Décision Globale. . ...... 98 4.28 Performances des différentes architectures pour la Décision Globale. . 99 5.1 L’interfaceduTRTenmodeI/O..........................105 5.2 L’interfaceduTRTenmodeDMA.........106 5.3 Chemin de données de l’interface du TRT en sortie.....107 5.4 Système d’acquisition du SVST. .........111 5.5 PameteTURBOchannelavecuneinterfacediférentiele.............112 5.6 PameteTURBOchannelavecuneinterfaceHotrod...........113 5.7 Miseenœuvredupolarimètre...........................114 5.8 Séquencement pour le polarimètre. ........115 5.9 Formatage des données pour l’accumulation. . ......116 5.10 Synchronisation logicielle pour le polarimètre. . .118 5.11 Synchronisation matérielle pour le polarimètre. . ................120 5.12 Intervention logicielle pour le polarimètre. ....121 5.13MagnétogrammesdeVénus.................122 5.14Infrastructuredumodemcâble...........124 5.15Réalisationdumodemcâble.................126 5.16Espiondebussimple................132 5.17Débitsmaximasurunegammedemachines.........134 5.18 Filtre simple à l’adresse I/O 7x (horloge temps réel). .........139 5.19 Latence jusqu’à la routine d’interruption (Pentium Pro 200 sous Windows NT 4.0).........................................142 5.20 Latence jusqu’à la routine utilisateur (Pentium Pro 200 sous Wi